INNE EBOOKI AUTORA
Koszyk
Podstawy budowy i działania komputerów
Autor:
Wydawca:
Format:
ibuk
W książce przedstawiono budowę i działanie klasycznych komputerów. Omówiono ich bloki (procesory, pamięci i zasady ich współpracy z urządzeniami zewnętrznymi), współpracę pomiędzy nimi, funkcje oprogramowania. Na końcu książki omówiono współczesne mechanizmy stosowane w komputerach dla przyspieszenia ich pracy. Przy wyborze zagadnień Autor kierował się swoim wieloletnim doświadczeniem dydaktycznym zdobytym na wielu wyższych uczelniach m. in. Politechnice Warszawskiej i uniwersytetach kanadyjskich. Zrozumienie książki nie wymaga specjalistycznej wiedzy, a zatem może być wykorzystywana nie tylko przez studentów kierunków informatycznych, ale też przez szeroki krąg odbiorców.
| Rok wydania | 2004 |
|---|---|
| Liczba stron | 196 |
| Kategoria | Elektronika |
| Wydawca | Wydawnictwa Komunikacji i Łączności |
| ISBN-13 | 978-83-206-1874-7 |
| Numer wydania | 4 |
| Język publikacji | polski |
| Informacja o sprzedawcy | ePWN sp. z o.o. |
POLECAMY
Ciekawe propozycje
Spis treści
| 1. WPROWADZENIE | 1 |
| Przeznaczenie książki | 1 |
| Rys historyczny | 1 |
| Architektura | 4 |
| Parametry komputerów | 5 |
| Zawartość książki | 5 |
| 2. ARCHITEKTURA KLASYCZNYCH KOMPUTERÓW | 7 |
| 3. PODSTAWY TECHNIKI CYFROWEJ | 14 |
| 3.1. Układy cyfrowe | 14 |
| 3.1.1. Wprowadzenie | 14 |
| 3.1.2. Układy kombinacyjne | 14 |
| Sumatory | 18 |
| Komparatory | 19 |
| Dekodery | 22 |
| Kodery i konwertery kodu | 25 |
| Multipleksery i demultipleksery | 27 |
| Kombinacyjne układy matrycowe | 28 |
| 3.1.3. Układy sekwencyjne | 29 |
| Rejestry | 30 |
| Liczniki | 33 |
| 3.2. Kody binarne i arytmetyka | 36 |
| 3.2.1 Kody binarne | 36 |
| 3.2.2. Stałopozycyjna reprezentacja liczb | 40 |
| 3.2.3. Arytmetyka stałopozycyjna | 41 |
| Dodawanie i odejmowanie | 41 |
| Mnożenie | 43 |
| Dzielenie | 51 |
| 3.2.4. Zmiennopozycyjna reprezentacja liczb | 55 |
| 3.2.5. Arytmetyka zmiennopozycyjna | 57 |
| 4. PROCESORY | 60 |
| 4.1. Organizacja procesora | 60 |
| 4.2. Cykl rozkazowy procesora | 65 |
| 4.3. Współpraca procesora z otoczeniem | 67 |
| 4.4. Blok arytmetyczno-logiczny | 69 |
| 4.5. Układy sterowania | 72 |
| 4.6. Przykładowa lista rozkazów | 76 |
| 4.6.1. Rozkazy arytmetyczno-logiczne | 76 |
| Rozkazy arytmetyczne | 76 |
| Rozkazy operacji logicznych | 77 |
| Rozkazy przesuwania | 77 |
| 4.6.2. Rozkazy przesłań | 78 |
| 4.6.3. Rozkazy sterujące pracą programu | 78 |
| 4.6.4. Rozkazy sterujące pracą procesora | 79 |
| 4.7. Tryby adresowania | 81 |
| 5. PAMIĘCI | 85 |
| 5.1. Wprowadzenie | 85 |
| 5.2. Pamięci operacyjne | 88 |
| 5.2.1. Rodzaje pamięci operacyjnych | 88 |
| 5.2.2. Organizacja pamięci operacyjnych | 96 |
| Ochrona przed utratą zawartości w przypadku zaniku napięcia zasilania | 98 |
| Praca z przeplotem | 99 |
| Pamięć dwubramowa | 99 |
| Układowe wspomaganie systemu operacyjnego w zarządzaniu pamięcią | 99 |
| 5.2.3. Współpraca pamięci operacyjnej z pamięcią kieszeniową | 99 |
| Organizacja pamięci kieszeniowej | 100 |
| Współpraca pamięci operacyjnej z pamięcią kieszeniową | 102 |
| Odwzorowanie obszarów pamięci operacyjnej i kieszeniowej | 102 |
| Algorytmy wymiany zawartości pamięci operacyjnej i kieszeniowej | 105 |
| Strategia aktualizacji zawartości pamięci kieszeniowej i pamięci operacyjnej | 105 |
| 5.3. Pamięci z dostępem cyklicznym | 106 |
| 5.3.1. Wprowadzenie | 106 |
| 5.3.2. Pamięci dyskowe | 108 |
| 5.4. Pamięć taśmowa | 111 |
| 6. URZĄDZENIA ZEWNĘTRZNE | 113 |
| 6.1. Wprowadzenie | 113 |
| 6.2. Sytuacje wyjątkowe | 115 |
| 6.3. Systemy przerwań | 116 |
| 6.3.1. Zasady obsługi przerwań | 116 |
| 6.3.2. Programowa obsługa urządzeń zewnętrznych | 117 |
| 6.3.3. Sprzętowy system przerwań | 118 |
| Możliwość blokowania systemu przerwań przez procesor | 119 |
| Dezaktywowanie wybranych sterowników przez procesor | 119 |
| Możliwość przerywania programu obsługi dowolnego przerwania przez przerwanie o wyższym priorytecie | 119 |
| 6.4. Sterowniki urządzeń zewnętrznych | 122 |
| 6.4.1. Rodzaje sterowników | 122 |
| 6.4.2. Sterownik standardowego łącza równoległego | 124 |
| 6.4.3. Sterownik standardowego łącza szeregowego | 126 |
| Transmisja asynchroniczna | 126 |
| Transmisja synchroniczna | 127 |
| 6.5. Protokoły transmisji | 130 |
| 6.5.1. Rodzaje protokołów | 130 |
| 6.5.2. Transmisja bitowa | 130 |
| Komunikat informacyjny | 131 |
| Komunikat nadzorczy | 132 |
| Komunikat sterujący | 132 |
| Przykład współpracy dwóch stacji | 133 |
| 6.5.3. Transmisja znakowa | 134 |
| 6.6. Bezpośrednia transmisja do pamięci | 135 |
| 7. ELEMENTY OPROGRAMOWANIA KOMPUTERÓW | 139 |
| 7.1.Wywoływanie podprogramów | 139 |
| Przykład | 140 |
| 7.2. Proces translacji | 143 |
| Tłumaczenie wykonywane przez asembler | 145 |
| Łączenie z innymi programami wykonywane przez program łączący | 146 |
| Ładowanie w odpowiednie miejsce pamięci komputera wykonywane | 146 |
| 7.3. Systemy operacyjne | 146 |
| 7.3.1. Wprowadzenie | 146 |
| 7.3.2. Szeregowanie zadań | 148 |
| Algorytm FCFS | 151 |
| Algorytm SJF | 152 |
| Algorytm Round-Robin | 152 |
| 7.3.3. Zarządzanie pamięcią | 153 |
| Pamięć wirtualna | 153 |
| Segmentacja | 155 |
| 8. MECHANIZMY PRZYSPIESZAJĄCE PRACĘ KOMPUTERÓW | 156 |
| 8.1. Klasyfikacja komputerów | 156 |
| 8.2. Przyspieszanie współpracy procesora i pamięci | 158 |
| 8.2.1. Kolejka rozkazów | 158 |
| 8.2.2. Pamięć z przeplotem | 160 |
| 8.2.3. Architektura typu Harvard | 161 |
| 8.3. Architektury potokowe | 162 |
| 8.3.1. Zasada działania | 162 |
| 8.3.2. Architektury typu RISC | 163 |
| 8.4. Systemy wieloprocesorowe | 165 |
| 8.4.1. Struktury systemów wieloprocesorowych | 165 |
| 8.4.2. Obliczenia równoległe | 168 |
| DODATEK A | 172 |
| A.1. Algebra Boole’a | 172 |
| A.2. Układy kombinacyjne | 177 |
| A.3. Układy sekwencyjne | 181 |
| DODATEK B | 186 |
| B.1. Motorola 68000 | 186 |
| B.2. Pentium | 188 |
| B.3. Alpha | 190 |
| LITERATURA | 192 |
| SKOROWIDZ | 193 |
Wypożyczaj w abonamencie!
Już od 2,66 zł za ebooka
